

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09181938 A

(43) Date of publication of application: 11.07.97

(51) Int. Cl

H04N 5/12

H04N 5/10

(21) Application number: 07341522

(71) Applicant: NEC CORP

(22) Date of filing: 27.12.95

(72) Inventor: NIIJIMA SHINJI


(54) HORIZONTAL SYNCHRONIZING SIGNAL
GENERATING CIRCUIT

(57) Abstract:


PROBLEM TO BE SOLVED: To provide a horizontal synchronizing signal output by accurately extracting a horizontal synchronization input after a vertical synchronizing signal period regardless of an odd numbered field and an even numbered field.

SOLUTION: The generating circuit is provided with a selector 12 which selects either of output signals B, D of a count decoder 17 and provides an output of the selected signal as an input mask signal MI and a selector F/F 11 receiving a self-generating signal C and an output signal of an AND gate 2 to select the operation of the selector 12. Then an invalid period of an edge detection signal E is revised when a composite synchronizing signal SY is normally received and a horizontal synchronizing output signal SH is generated corresponding to a fault input.

COPYRIGHT: (C)1997,JPO




一致するとマスク解除信号Bを発生し、マスク信号用F/Nが入力マスク信号M1をセツトする。
 [009]これ以降下がりエッジ検出回路1が出力するエッジ検出信号Eが有効になると、すなわち第2の設定値は、ノイズ帯などによる複合同期信号S-Yの誤入力を防止するため、エッジ検出信号Eが初期入力の周期(約6.3、5.4ms)の9/5倍程度、ここでは6.0msに設定する。設定値に達すると、複合同期信号S-Yにては6.0msに設定する。
 [0010]複合同期信号S-Yにては水平同期入力の次第が無い場合、カウント値Nが第3の設定値に到達する前に下がりエッジ検出回路1が複合同期信号S-Yの立下がりを検出する。エッジ検出信号Eを出力する。エッジ検出信号Eの出力によってORゲート3は初期ファンデミクリア信号CCをセッテし、カウンタ6等をリセットする。さらにカウンタ6等に合わせて各出力信号A～Cはリセットされる。これ以降の動作は前述





<http://www.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl>

01/02/24



<http://www.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl>

01/02/24



<http://www.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl>

01/02/24